EUROPEAN PATENT OFFICE

## Patent Abstracts of Japan

PUBLICATION NUMBER : JP4072733
PUBLICATION DATE : 06-03-92
APPLICATION NUMBER : JP900185670

APPLICATION DATE : 13-07-90

VOL: 16 NO: 285 (E - 1222) AB. DATE : 24-06-1992 PAT: A 4072733


PATENTEE : SHARP CORP PATENT DATE:06-03-1992

INVENTOR : ONISHI SHIGEO

INT.CL. : H01L21/3205

TITLE : MANUFACTURE OF SEMICONDUCTOR

DEVICE



ABSTRACT : PURPOSE: To enhance the electromigration resistance by a method

wherein, when a two layer wiring comprising Al.Si/W films is formed, the layer, after depositing a W film, is heat-treated to increase the grain size.

CONSTITUTION:A BPSC film 5 is laminated on an Si substrate 4 having diffused region such as a gate electrode 1, a source 2 and a drain 3 and then a contact hole 6 connecting to the drain 3 is formed, next a thin TiN film 7 is deposited to enhance the bond properties between and SiO2 also to avoid the reaction of W to Si. Later a W film 8 is formed by CVD process. Next, the whole

body is heat-treated in a furnace. At this time, since the surface of the W film 8 is oxidized by sucked-in oxygen in an ordinary electric furnace, an RTA(rapid thermal annealing) furnace shall be used. Later, an Al Si film 9 is deposited to form the grains in relatively large size so that the

electromigration resistance may be enhanced.

19日本国特許庁(JP)

① 特許出願公開

## @ 公 開 特 許 公 報 (A) 平4-72733

®Int. Cl. 3

庁内整理番号

@公開 平成4年(1992)3月6日

H 01 L 21/3205

6810-4M H 01 L 21/88 6810-4M R M

M 審査請求 未請求 請求項の数 1 (全3頁)

②発明の名称 半導体装置の製造方法

②特 顧 平2-185670

識別紀号

②出 類 平2(1990)7月13日

⑦発 明 者 大 西 茂 夫 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社 内

⑪出 願 人 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号

09代 理 人 弁理士 野河 信太郎

明細書

1. 発明の名称

半等体装置の製造方法

2. 特許類求の報題

1. コンタクトホールを育する半導体基板上に

数細接層配線を形成するに際して、

(i) コンタクトホールを含む半等体基板上に、 全面に、薄いパリア層を介してW(タングステン)

版を披着し、
(ii) 熱処理を付して、上記W(タングステン)

模を、これを構成するタングステンよりも大きな グレインサイズのタングステンから実質的に構成 されるグレインサイズの大きなW(タングステン) 概に関係し、

(iii) 続いて、全面に、Al・Si裏を表着して 上層がAl・Si裏からなり、下層がグレインサイ ズの大きな収積からなる2層配線を形成すること を本弦とする半導体装置の製造方法。 この発明は、半導体装置の製造方法に関し、更

に詳しくはコンタクトホールを育する半導体系板 上に兼細被層記線を形成することに関するもので

(ロ)従来の技術

88.

従来のこの種LS(の業智配業においては、パ

リアメタルとなるTIN級やTIW級を用いた人」 Si/Ti、Nや人1・Si/Ti・Wの機想配級時 途が用いられている。仲に、CVD・W値はステッ ブカバレッジが良好なためコンタクトの大選がに 対しても解放になる。このため起業部として上層

にAl・Si腹を用い、下層にW順を用いた2層配

集構造のものが提案されている。 (ハ)発明が解決しようとする課題

しかし、Al・Si/Wの復居記録を用いた場合、 Al・Si単層類に比べAlのグレインサイズが小 さくなり、その結果としてエレクトロマイグレー ション耐性が劣化する。

# 特開平4-72733 (2)

すなわち、基本的に、W(タングステン)はW (110)面が配向し易く、A1(アルミニウム)は A1(111)面が配向し易い、という特徴を持って

例えば、京2回(ェ)(b)に示すように、W(110) 面とAl(111)面は間に原子配列を有し、また原 子間配触もほぼ間じである。それ故、W紙上にA

l・Si裏をスパッタするのに祭し、下地の影響を受け易くなる。

一般的に、半属は6.124程度のグレインタイズ を有するため、上層人1のブレインサイズは、単一 間の人1・5.1膜の場合に比べれるくなる。そして、 配稿後に、温末484で到数の熱処理を行っている が、499で前後の温度では下地半膜のグレインが 仮長しにくいため、上層部の人1・5.1膜も疾長し

(二)課題を解決するための手段および作用 この発明は、コンタクトホールを育する半導体

■板上に新細模層配業を形成するに際して、(i)

コンタクトホールを含む半等体基板上に、全面に、

レイン3の拡散機能を有する5.搭載4上の全面 にBPSに載るを展開した後、ドレイン3に選ず るコンタクトホール6を形成し、次に、Wと5. 0.との電響性を上げ、Wと5.iとの反応を的止す えた的にパリア層として薄いてi・N質(質率500 人)7を複数する。

その後、CVD法により、W裏8を形成する。 次に、炉内で800~800℃の温度で無処理を行う。 なお、この時、通常の電気炉では酸素の悪き込

みによりw瞋8の表面が酸化されてしまう。その ため、RTA(Rapid Thersal Assest)炉を用い る必要がある。

その後、Al・Si裏9を堆積するが、比較的大 まなグレインが形成される事になり、その結果と してエレクトロマイグレーション耐性が向上され る事になる。

(へ)発明の効果

以上のようにこの発明によれば、AI、SI/W の暗電和機な形成するに無して、Wデポ後に焦処 深いパリア層を介してW(タングステン) 現を装 居し、(ii) 無処理を付して、上足W(タングス テン) 裏を、これを構成するオングステンより し 大きなグレインサイズのアングステンから実質的 に構成されるグレインサイズの大きなW(タング ステン) 裏に変換し、(iii) 狭いて、全面に、 人I・SI裏を発揮して上層がAI・SI裏からなり、 下層がグレインサイズの大きなW裏からなる 2 屋 起稿を超成することを特徴とする半導体装置の製 電力法となった。

すなわち、この発明は、Al・Si/W順の2番 配数を投版するに関して、収集地変に無効理を 作いがレインサイズを大きくし、それにより上層 Al・Si裏のプレインサイズを大きくできてエレ クトロマイグレーション設性を向上できるように したものである。

(水)実施例 以下に、具体的に実施例を第1回を用いて説明

erto。 第1団において、ゲート電振し、ソース2、ド

うにしたので、配談上廊のAi・Si頭のAiのグ レインサイズを大きくでき、エレクトロマイグレ ーション耐性を向上できる効果がある。


4. 図面の簡単な説明

東1回はこの発明の一実施料を用いて製造された平等体装置の委郭精成技術団、第2回(a)および(b)はされぞれタングステン(W) 裏およびアんミニウム(A1) 裏の原子配列を示す団である。

4……Si基板、7……Ti・N裏(パリア層)、 8……ゲレインサイズの大きなW裏、 9……Al・Si裏。

代理人 弁理士 野河 信太郎

#### 1 121



### **第 2 版**

